基于与或阵列结构的可编程逻辑器件的可测性设计研究

发布时间：2022-10-19 15:22

　　科技的发展，电子技术的应用，推动了电子产品的研发，引起了电子设计自动化的提高，出现了大规模集成电路和片上系统（SOC）。由于专用集成电路设计成本高，周期长，而可编程逻辑器件（PLD）易于设计，周期短，可再利用，因此可编程逻辑器件得到了迅猛发展，不仅集成规模被提高，而且可以作为SOC的内核IP使用。随之而来的便是器件的质量问题。如何检测PLD的质量，确定其成品率已成为当务之急，与电路功能设计一起确立为电子设计中的两大主题。 本论文紧跟科技发展动向，主要研究了基于与或阵列结构的PLD的可测性设计问题。首先从PLD的基本单元着手，研究分析了已有的关于与或阵列的可测性问题，总结出四种可测性设计方案，即使用特殊编码的并发性可测性设计，采用奇偶检测器的可测性设计，进行特征值分析的可测性设计以及分块可测性设计，并介绍了PLD中的边界扫描技术。随后，论文介绍了一种自行研究的基于末端倒置、纵向观测的与或阵列可测性设计方案。这种方案根据电路的结构特点，采用了一种特殊处理办法，在测试状态下，可以把电路的原始输出端当作输入端使用，并在电路内部的乘积线端接入异或门，对测试结果进行压缩。... 

【文章页数】：72 页

【学位级别】：硕士

【文章目录】：
第一章 概述
    1.1 可编程逻辑器件的发展
    1.2 可编程逻辑器件的基本结构
    1.3 可编程逻辑器件的测试进展及存在的问题
    1.4 课题研究来源、研究内容与实际意义
第二章 与或阵列结构的传统可测性设计及边界扫描测试技术
    2.1 故障模型
    2.2 传统的可测性设计
        2.2.1 使用特殊编码的并发性可测试设计
        2.2.2 采用奇偶检测的可测性设计
        2.2.3 采用特征值分析的可测性设计
        2.2.4 分块测试法
        2.2.5 可测性设计方法的评估
    2.3 边界扫描测试
第三章 基于末端倒置的可测性设计
    3.1 可测性设计面临的问题及解决方案
    3.2 可测性设计
        3.2.1 方法的构造
        3.2.2 向量测试过程
        3.2.3 测试故障分析
        3.2.4 向量产生、施加电路
        3.2.5 响应结果分析电路
    3.3 测试方法评价
    3.4 方法应用的条件及编程要求
        3.4.1 采用三极管和NMOS管的固定与或阵列结构
        3.4.2 采用一次可编程技术的二极管和三极管与或阵列
        3.4.3 采用可擦除可编程(EP)技术，使用SIMOS构成的与或阵列
        3.4.4 采用电可擦除可编程(E~2P)技术，使用NMOS管构成的与或阵列
        3.4.5 采用快闪存储器技术，使用N沟道MOS制作的与或阵列
        3.4.6 采用SRAM技术的与或阵列
        3.4.7 小结
    3.5 几种特殊情况的处理
        3.5.1 末端或门等效
        3.5.2 部分电路测试的可测性处理
第四章 大规模可编程逻辑器件的可测性设计及测试流程
    4.1 简介
    4.2 检测、响应电路的可测性设计
    4.3 内含D触发器的处理
    4.4 内含异或门的可测性处理
    4.5 边界扫描测试技术的应用
    4.6 测试向量产生与施加
        4.6.1 无JTAG接口电路的测试向量产生和施加
        4.6.2 含有JTAG接口电路的测试矢量的产生和施加
    4.7 内建自测试设计方案
    4.8 大规模PLD的测试方案
第五章 总结与展望
    5.1 课题研究总结
    5.2 今后工作中应研究的方向
参考文献
攻读硕士学位期间发表的论文


【参考文献】：
期刊论文
[1]逆向的PLA可测性设计[J]. 刘杰,梁华国.  计算机辅助设计与图形学学报. 2004(11)
[2]用可测性设计的方法设计PLA[J]. 朱恒静,张卓.  电子产品可靠性与环境试验. 2001(01)



本文编号：3693615