基于时序等价性检查的组合逻辑单元软错误可靠性分析

发布时间：2022-10-20 14:05

　　随着IC制造工艺的不断进步，组合逻辑电路中电气掩盖效应和时钟窗口掩盖效应都被极大程度的削弱了。最新研究指出IC设计的特征尺寸缩小到50nm时，电路组合逻辑部分引发的软错误率将与时序逻辑部分的软错误率相当。而Intel最新推出的westmere-EP处理器中已经采用了32nm技术。这说明组合逻辑单元软错误对电路可靠性的影响已经能够达到甚至超过时序逻辑单元软错误对电路可靠性的影响。随着电路组合逻辑部分的软错误率的升高，组合逻辑部分的软错误研究变得越来越重要。 已有的适用于数字电路系统级可靠性分析的方法主要有两类，即基于故障模拟的方法和基于形式化技术的方法。基于故障模拟的方法应用最广泛，但是这类方法很难实现输入空间和故障空间的完全覆盖，是不完备的。基于形式化技术的方法虽然可以保证分析结果的完备性，但是已有的方法主要是基于模型检验和定理证明的。这些方法都需要较多的经验和专家支持，定理证明还需要手工干预。 本文提出了基于组合逻辑部分的错误传播模型和时序等价性检查技术的组合逻辑单元软错误敏感点筛选方法。该方法首先从电路中提取组合逻辑单元软错误的传播行为模型，然后基于该模型对故障电路与原... 

【文章页数】：57 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 研究背景
    1.2 研究现状
        1.2.1 形式化技术的应用
        1.2.2 等价性检查技术的发展
    1.3 本论文的工作及主要贡献
        1.3.1 本论文的工作
        1.3.2 本论文的主要贡献
    1.4 论文结构
第二章 组合逻辑单元软错误传播特性
    2.1 逻辑电路中的软错误
    2.2 软错误发展趋势
    2.3 小结
第三章 软错误可靠性分析方法
    3.1 形式化技术的应用
        3.1.1 形式化技术的特点
        3.1.2 形式化技术应用的分类
        3.1.3 形式化技术应用中遇到的问题
    3.2 等价性检查技术
        3.2.1 组合等价性检查方法
        3.2.2 时序等价性检查方法
    3.3 组合等价性检验算法
        3.3.1 基于 BDD 的组合电路等价性检验方法
        3.3.2 基于 SAT 的组合电路等价性检验方法
        3.3.3 基于 ATPG 的组合电路等价性检验方法
    3.4 小结
第四章 基于时序等价性检查的组合逻辑单元软错误敏感点筛选方法
    4.1 组合逻辑单元软错误模型
        4.1.1 常用软错误模型
        4.1.2 本论文建立的模型
    4.2 故障时序传播依赖图
    4.3 方法流程
        4.3.1 计算模型
        4.3.2 基本思想与计算模型的构建
        4.3.3 模型的优化
    4.4 算法流程
    4.5 实例分析
    4.6 小结
第五章 系统设计与实现
    5.1 SEC-SERA 系统框架
    5.2 Verilog 编译器
        5.2.1 编译器的实现
        5.2.2 主要的数据结构
    5.3 软错误可靠性分析模块
    5.4 时序等价性检查模块
    5.5 实验结果及分析
        5.5.1 示例电路的测试结果分析
        5.5.2 部分 ISCAS'89 电路测试结果分析
    5.6 本章小结
第六章 论文总结与展望
    6.1 工作总结
    6.2 工作展望
致谢
参考文献
作者在学期间取得的学术成果


【参考文献】：
期刊论文
[1]微处理器故障注入工具与故障敏感度分析[J]. 张英武,袁国顺.  半导体技术. 2008(07)
[2]龙芯1号处理器的故障注入方法与软错误敏感性分析[J]. 黄海林,唐志敏,许彤.  计算机研究与发展. 2006(10)
[3]基于汉明纠错编码的AES硬件容错设计与实现[J]. 唐明,张国平,张焕国.  电子学报. 2005(11)

博士论文
[1]基于时序等价性检查的电路软错误系统级可靠性分析方法研究[D]. 朱丹.国防科学技术大学 2010
[2]专用指令集处理器可靠性评估技术研究[D]. 余洁.中国科学技术大学 2007



本文编号：3694664