基于FPGA的数字逻辑系统在分布式偏振耦合测试仪中的应用

发布时间：2024-03-17 07:21

　　分布式偏振耦合检测系统,是保偏光纤制造及使用过程中的一种有效检测手段,它用于保偏光纤偏振模式能量耦合现象的检测,因此,提高光纤偏振器件及系统的性能。同时,该系统在光纤陀螺和分布式传感领域等也具有较好的应用前景。 本文在课题组已有的分布式偏振耦合测试光路和机械系统的基础上,设计了基于FPGA的分布式偏振耦合测试数据采集控制系统,实现了对分布式偏振耦合测试数据采集系统中的AD转换、步进电机驱动器接口等各个模块的精确控制。 本文完成的主要工作: 分析了课题组已有的偏振耦合测试系统的原理、结构及其应用,并提出了测试系统需要采集的数据为耦合点的位置和耦合强度 介绍了基于FPGA的数字逻辑系统设计方法学。 设计了分布式偏振耦合测试的电路系统,介绍了数据采集卡的各个模块划分与功能。 采用了Cypress公司的CY7C68013芯片,完成了基于该芯片的USB总线接口硬件电路和固件程序的开发。 利用硬件描述语言VHDL和Altera公司高性能的EDA设计平台QuartusII5.0,采用Altera公司型号为EP2C8Q208C8的FPGA芯片,设计了数据采集系统的核心控制硬件和软件,完成了从模块划分、...

【文章页数】：98 页

【学位级别】：硕士

【部分图文】：

图2.6数字逻辑系统设计中的综合过程

图2.6数字逻辑系统设计中的综合过程1）电路级综合。电路级综合的主要任务是将一个电路的逻辑描述转化为满足特定时序约束的晶体管网络。这个过程主要分为两步：首先从逻辑等式中得到晶体管级电路图，这需要选择合适的电路风格和逻辑网络的结构；然后在再调整晶体管的大小尺寸满足特定的性能要求....

图3.5存在单个耦合点时的干涉图

两臂光程差的增加，条纹的对比度将随之下降；当两臂平衡度时，则对比度为零，干涉条纹彻底消失，即两列波不发生态和耦合偏振态之间的光程差被补偿到相干长度范围内时，出现。到达位置3时，干涉场光强出现第二个干涉次极大。干涉场光强总的变化情况如图3.5所示。

图3.16EZ-USBFX2器件的高速信号眼图

本来的一个地电平输出被电路板上的其他看作是高电设计中通常会采用一些措施，来减少地弹效应的影响速率，增加电源和地管脚以及将高速I/O管脚放在地了PCB设计中常见的现象及其概念，下面两个小节将相关的PCB设计中具体的解决方法和应对方案。CB设计要点设备以400mV....

图3.18USB隔离区在PCB上的放置

保证信号D＋和D－两者之间的布线宽度为6.5mm。4）、为了减少电磁干扰等的影响，应该如图3.17所示添加VBU波网络、去耦电容和USB的SHIELD到GND的电阻。5）、如果USB的连接器在PCB的边缘，为了降低Vcc和GND，他们应该和....

本文编号：3930703