面向线路时延的可逆逻辑设计及其应用研究

发布时间：2024-04-01 04:27

　　可逆逻辑设计是可逆逻辑研究的重要内容,在低功耗电路设计、量子线路设计等领域中起着重要的作用。由于可逆逻辑电路没有信息位的损失,避免了因此带来的能量损耗。近几年来,随着可逆逻辑研究的深入,可逆逻辑设计成为研究的一个热点。已有的方法主要优化目标是降低品质代价,这些品质代价主要包括逻辑门数、量子代价、线数以及综合方法所消耗的运行时间等。时延作为评价可逆逻辑电路设计效果重要因素却很少被考虑。在实际电路中,由于电路传输延迟的不同而产生的毛刺很有可能增加电路的功耗。降低电路的时延不仅有利于改善电路的性能,降低电路的功耗,而且也可为可逆网络的综合方法找到了新的途径。但因可逆逻辑设计特殊的约束以及可逆线路处理中独特的技术要求和限制,使得这一问题的研究面临一定的挑战。 本文主要针对可逆线路的时延问题展开研究,主要贡献表现在以下几个方面： 1)构建了可逆网络的时延模型。基于该模型提出了可逆网络时延的估算算法,利用该算法可计算出由几种不同综合优化方法所得可逆网络的时延,通过benchmark例题从时延的层面对比分析了这几种可逆逻辑综合方法的性能。给出了量子代价和时延之间没有直接关系的结论。 2)为降低可逆网...

【文章页数】：77 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 课题来源
    1.2 课题背景与意义
    1.3 国内外研究概况
    1.4 本文的结构
第二章 可逆门与可逆网络及其时延分析
    2.1 可逆逻辑
    2.2 可逆逻辑中的基本概念
    2.3 可逆门及其时延分析
        2.3.1 NOT门
        2.3.2 V控制门和V⁺控制门
        2.3.3 CNOT门(Feynman门)
        2.3.4 Toffoli门
        2.3.5 Fredkin门
        2.3.6 Peres门
        2.3.7 PNC门
    2.4 可逆网络的时延分析
    2.5 本章小结
第三章 可逆网络时延的度量算法
    3.1 可逆逻辑综合方法
    3.2 可逆网络的时延估算算法
    3.3 实验结果及分析
    3.4 本章小结
第四章 基于规则的可逆网络时延优化算法
    4.1 可逆网络时延优化规则
        4.1.1 PNC门的移动规则
        4.1.2 PNC门的化简规则
        4.1.3 可逆网络时延优化规则
        4.1.4 Toffoli门移动规则
    4.2 基于规则的可逆网络优化算法
    4.3 实例验证及结果分析
        4.3.1 实例
        4.3.2 实验结果及分析
    4.4 本章小结
第五章 面向时延的可逆BCD码十进制计数器
    5.1 构造基础可逆逻辑单元
        5.1.1 可逆的D触发器
        5.1.2 可逆JK触发器
        5.1.3 New门(NG门)
        5.1.4 F3门
        5.1.5 F5门
    5.2 可逆BCD码同步十进制加计数器
    5.3 可逆BCD码异步十进制加计数器
    5.4 时延及量子代价分析
    5.5 本章小结
第六章 结论与展望
    6.1 结论
    6.2 展望
参考文献
英文缩写词表
作者在攻读硕士学位期间公开发表的论文及参加的项目
    A：在国内外刊物上发表的论文
    B：申请的发明专利
    C：参加的项目
致谢



本文编号：3944973