基于AHB协议的MIPS内核总线结构优化及FPGA逻辑电路实现
发布时间：2021-04-24 11:42
近些年来,随着集成电路规模的不断提高,芯片系统越来越复杂,片上系统SOC技术也越来越受欢迎并且在不断发展。其中,片上系统SOC的CPU核和起到各模块传输作用的总线系统,一般是利用IP和复用技术。在相同的资源条件下,并且片上系统的各功能模块传输稳定的情况下,优秀的总线系统结构可以极大程度地提高系统传输效率。本论文对MIPS架构的M5100 CPU的传输特点和AMBA协议总线进行了分析和总结,以该架构下总线系统作为研究对象,以提升总线系统传输效率达到提升系统性能作为研究目标,并最终在FPGA开发板上实现逻辑电路。（1）mcuwrapper模块优化。对总线系统中集成CPU的mcuwrapper模块进行深入研究,并针对M5100 CPU协议转换模块数据流提出优化改进。将原先连接协议转换模块的信号进行分类输出。优化前由CPU发起的AHB操作和memory操作的所有信号都需转换为AHB协议信号,优化后CPU发起的memory操作的信号直接与外界协议转换模块互联。优化后的mcuwrapper模块在memory操作时的延时由多个时钟周期...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：75 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
1.1 研究背景和意义
1.2 国内外技术研究现状
1.3 内容编排
1.4 本章小结
第二章 AHB总线与MIPS M5100 CPU
2.1 AHB总线
2.2 MIPSM5100CPU
2.2.1 RISC精简指令集
2.2.2 MIPSCPU特点
2.2.3 MIPS M5100 CPU特点
2.3 FPGA
2.4 本章小结
第三章 MIPS M5100 bus bridge的优化设计方案
3.1 总线系统bus bridge模块划分及信号说明
wrapper模块"> 3.1.1 mcuwrapper模块
3.1.2 bus模块
ram协议转换模块"> 3.1.3 ahbram协议转换模块
3.1.4 memory片外存储设备
3.1.5 端口信号描述
wrapper内部信号连接关系"> 3.1.6 mcuwrapper内部信号连接关系
3.2 bus bridge的行为级设计
3.2.1 bus bridge主状态机
3.2.2 bus bridge主状态机结构描述
ram和memory端口信号波形图"> 3.2.3 AHB协议、ahbram和memory端口信号波形图
3.3 本章小结
第四章 busbridge仿真及实现
4.1 MIPSM5100CPU的生成
4.2 仿真系统环境搭建
4.2.1 SOC片上系统设计流程
4.2.2 SOC片上系统集成开发环境
4.2.3 bus bridge仿真平台搭建
4.3 仿真结果及其分析
4.3.1 优化设计前仿真分析
4.3.2 优化设计后仿真分析
4.4 FPGA开发板电路实现
4.5 本章小结
第五章 总结与展望
5.1 本文总结
5.2 工作展望
参考文献
致谢
作者简介
【参考文献】：
期刊论文
[1]一种采用双层仲裁机制的新型总线仲裁器[J]. 刘露,周小锋,朱樟明,周端,杨银堂. 西安电子科技大学学报. 2017(01)
[2]Imagination Codescape工具现可支持MIPS CPU系统开发[J]. 单片机与嵌入式系统应用. 2014(04)
[3]AHB总线在密码SoC中的设计与应用[J]. 王瑞蛟,张鲁国,张文政. 信息安全与通信保密. 2011(06)
[4]基于AMBA的SOC总线功耗分析及优化[J]. 姚力,郭炜. 微计算机信息. 2007(32)
[5]AHB总线接口的一种新实现方案[J]. 马天翊,薛萍,马卫国. 电子技术应用. 2007(02)
[6]基于SRAM和DRAM结构的大容量FIFO的设计与实现[J]. 杨奇,杨莹. 国外电子元器件. 2006(10)
[7]基于Verilog HDL的高速可综合FSM设计[J]. 王鹏,郭忠文. 计算机工程与设计. 2006(11)
[8]I2C总线接口的FPGA实现研究[J]. 胡文静,李外云,刘锦高. 计算机工程与应用. 2005(12)
[9]中科院公开龙芯2号——国产CPU的技术飞跃[J]. 唐山. 新电脑. 2004(02)
[10]采用JTAG结构实现SoC芯片的片上仿真器及接口[J]. 王永生,叶以正,肖立伊,巫镜廷. 计算机工程与应用. 2002(16)
硕士论文
[1]基于FPGA的CAN IP软核设计[D]. 田雪松.吉林大学 2017
[2]面向SoC嵌入式实时操作系统的研究与实现[D]. 常华利.中国科学院大学(中国科学院沈阳计算技术研究所) 2017
[3]基于AHB总线协议的DMA控制器设计[D]. 赵强.西安电子科技大学 2014
[4]基于AXI总线的SoC架构设计与分析[D]. 胡景华.上海交通大学 2013
[5]多处理器片上系统高性能总线互联关键技术研究[D]. 范勇.西安电子科技大学 2012
[6]嵌入式MIPS微处理器设计[D]. 李常.清华大学 2010
[7]基于混合建模方法的SoC软硬件协同验证环境的设计研究[D]. 冯博凌.电子科技大学 2009
[8]AHB总线控制器IP设计[D]. 余志强.上海交通大学 2008
[9]基于IP核测试复用的SoC测试结构研究与设计[D]. 王飞.解放军信息工程大学 2008
[10]32位MIPS构架的流水线的逻辑设计[D]. 申明远.西安电子科技大学 2008
本文编号：3157297
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：75 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
1.1 研究背景和意义
1.2 国内外技术研究现状
1.3 内容编排
1.4 本章小结
第二章 AHB总线与MIPS M5100 CPU
2.1 AHB总线
2.2 MIPSM5100CPU
2.2.1 RISC精简指令集
2.2.2 MIPSCPU特点
2.2.3 MIPS M5100 CPU特点
2.3 FPGA
2.4 本章小结
第三章 MIPS M5100 bus bridge的优化设计方案
3.1 总线系统bus bridge模块划分及信号说明
wrapper模块"> 3.1.1 mcuwrapper模块
3.1.2 bus模块
ram协议转换模块"> 3.1.3 ahbram协议转换模块
3.1.4 memory片外存储设备
3.1.5 端口信号描述
wrapper内部信号连接关系"> 3.1.6 mcuwrapper内部信号连接关系
3.2 bus bridge的行为级设计
3.2.1 bus bridge主状态机
3.2.2 bus bridge主状态机结构描述
ram和memory端口信号波形图"> 3.2.3 AHB协议、ahbram和memory端口信号波形图
3.3 本章小结
第四章 busbridge仿真及实现
4.1 MIPSM5100CPU的生成
4.2 仿真系统环境搭建
4.2.1 SOC片上系统设计流程
4.2.2 SOC片上系统集成开发环境
4.2.3 bus bridge仿真平台搭建
4.3 仿真结果及其分析
4.3.1 优化设计前仿真分析
4.3.2 优化设计后仿真分析
4.4 FPGA开发板电路实现
4.5 本章小结
第五章 总结与展望
5.1 本文总结
5.2 工作展望
参考文献
致谢
作者简介
【参考文献】：
期刊论文
[1]一种采用双层仲裁机制的新型总线仲裁器[J]. 刘露,周小锋,朱樟明,周端,杨银堂. 西安电子科技大学学报. 2017(01)
[2]Imagination Codescape工具现可支持MIPS CPU系统开发[J]. 单片机与嵌入式系统应用. 2014(04)
[3]AHB总线在密码SoC中的设计与应用[J]. 王瑞蛟,张鲁国,张文政. 信息安全与通信保密. 2011(06)
[4]基于AMBA的SOC总线功耗分析及优化[J]. 姚力,郭炜. 微计算机信息. 2007(32)
[5]AHB总线接口的一种新实现方案[J]. 马天翊,薛萍,马卫国. 电子技术应用. 2007(02)
[6]基于SRAM和DRAM结构的大容量FIFO的设计与实现[J]. 杨奇,杨莹. 国外电子元器件. 2006(10)
[7]基于Verilog HDL的高速可综合FSM设计[J]. 王鹏,郭忠文. 计算机工程与设计. 2006(11)
[8]I2C总线接口的FPGA实现研究[J]. 胡文静,李外云,刘锦高. 计算机工程与应用. 2005(12)
[9]中科院公开龙芯2号——国产CPU的技术飞跃[J]. 唐山. 新电脑. 2004(02)
[10]采用JTAG结构实现SoC芯片的片上仿真器及接口[J]. 王永生,叶以正,肖立伊,巫镜廷. 计算机工程与应用. 2002(16)
硕士论文
[1]基于FPGA的CAN IP软核设计[D]. 田雪松.吉林大学 2017
[2]面向SoC嵌入式实时操作系统的研究与实现[D]. 常华利.中国科学院大学(中国科学院沈阳计算技术研究所) 2017
[3]基于AHB总线协议的DMA控制器设计[D]. 赵强.西安电子科技大学 2014
[4]基于AXI总线的SoC架构设计与分析[D]. 胡景华.上海交通大学 2013
[5]多处理器片上系统高性能总线互联关键技术研究[D]. 范勇.西安电子科技大学 2012
[6]嵌入式MIPS微处理器设计[D]. 李常.清华大学 2010
[7]基于混合建模方法的SoC软硬件协同验证环境的设计研究[D]. 冯博凌.电子科技大学 2009
[8]AHB总线控制器IP设计[D]. 余志强.上海交通大学 2008
[9]基于IP核测试复用的SoC测试结构研究与设计[D]. 王飞.解放军信息工程大学 2008
[10]32位MIPS构架的流水线的逻辑设计[D]. 申明远.西安电子科技大学 2008
本文编号：3157297
本文链接：https://www.wllwen.com/shekelunwen/ljx/3157297.html
