基于可逆逻辑的算术逻辑单元的设计与优化

发布时间：2021-07-28 06:37

　　集成电路内部产生的能耗使传统计算芯片的规模和集成度都受到了限制,Landauer原理解释了能耗的根本来源并提供了可靠的解决思路,理论上可逆逻辑电路可以从根本上解决集成电路的能耗问题。如今,越来越多的研究人员开始跻身于可逆逻辑电路的研究领域。本文在前人设计的基础上,重新设计并优化了可逆算术逻辑单元（Arithmetic and Logic Unit,ALU）。具体完成以下工作:1.可逆逻辑电路的优化方法研究。本文归纳了前人提出的基于Toffoli门的可逆电路优化规则,对基于综合方法生成的可逆电路进行直接或间接优化;共享控制位的提取是指通过添加少量可逆门和常量输入达到优化量子代价的目的。在现有优化方法的基础上研究新的优化方法,总结一种基于交换门的优化方法,用于降低电路的量子代价和可逆门数量;总结一种传输线复用的优化方法,用于减少可逆电路的常量输入与垃圾输出。2.可逆ALU的设计。本文基于函数积之异或和（Exclusive OR Sum of Product,ESOP）表达式的综合方法和置换法完成可逆ALU的设计,Toffoli门的逻辑功能表达式显示其主要涉及运算为‘与’和‘异或’,因为ES... 

【文章来源】：重庆邮电大学重庆市

【文章页数】：73 页

【学位级别】：硕士

【部分图文】：

四位可逆加法器仿真图

图 5.2 四位可逆减法器仿真图2. 四位可逆乘法器仿真参考四位可逆乘法器相关原理图，根据图中可逆门的级联方式依次调用对应可逆门的 Verilog 代码，详细调用方式见附录中四位可逆乘法器的 Verilog 代码。在Modelsim 仿真环境下，Testbench 给出的激励条件为两个二进制操作数 a 、b ，输出z 为积。仿真结果如图 5.3 所示，仿真结果表明该可逆乘法器逻辑功能正确。

图 5.3 四位可逆乘法器仿真图3. 四位可逆除法器仿真参考四位可逆除法器相关原理图，根据图中可逆门的级联方式依次调用对应可逆门的 Verilog 代码，因为可逆除法器 Verilog 代码过长，所以本文在附录中只提供了部分代码。在 Modelsim 仿真环境下，Testbench 给出的激励条件为两个二进制操作数a、b ，复位信号RST ，时钟信号CLK ， 和 用于计数器产生控制信号EN 和SEL，输出shang 为商和 yu 为余。仿真结果如图 5.4 所示，仿真结果表明该可逆除法器逻辑功能正确。

【参考文献】：
期刊论文
[1]基于变换的可逆逻辑电路量子代价优化方法[J]. 方聪,赵曙光,夏凯祥.  电子科技. 2014(12)
[2]基于汉明距离递减变换的可逆逻辑综合算法[J]. 陈汉武,李文骞,阮越,李志强.  计算机学报. 2014(08)
[3]量子三值全加器设计[J]. 王冬,朱长江,张晓蕾.  电子学报. 2014(07)
[4]基于KFDD的可逆逻辑电路综合设计方法[J]. 王友仁,沈先坤,周影辉.  电子学报. 2014(05)
[5]基于二分法量子可逆逻辑电路综合[J]. 杨忠明,陈汉武,王冬.  电子学报. 2012(05)
[6]基于Toffoli门的可逆数值比较器的设计与优化[J]. 李明翠.  华东交通大学学报. 2011(06)

硕士论文
[1]基于常规原理图方式的可逆逻辑描述与综合方法[D]. 郭荣田.东华大学 2016
[2]可逆逻辑电路综合技术研究[D]. 沈先坤.南京航空航天大学 2014



本文编号：3307427