基于碳纳米管的CMOS逻辑电路的模拟和设计优化

发布时间：2021-07-30 10:13

　　查表模型是目前硅基CMOS超大规模集成电路设计中普遍采用的一种器件建模方法,由于它直接采用实验测得的单个器件的电学特性曲线建立模型数据库因而无需考虑器件的复杂电流电压特性方程,很值得碳纳米管场效应晶体管（CNTFET）器件建模借鉴。本文对Dwyer等人的半经验查表模型中的栅电容计算方法进行了修改,使其适用于基于顶栅碳纳米管器件的CMOS（CNT CMOS）逻辑电路模拟。将测量数据（个别情况经过了平滑处理）和计算得到的器件参数输入iv-SPICE平台中,基于半经验查表模型成功模拟了CNT CMOS反相器、与非门、或非门和全加器。模拟结果和实验结果吻合,实现了碳纳米管场效应晶体管的实际测量数据和半经验查表模型的衔接。加法器逻辑功能的成功模拟证明我们的CNTFET器件性能完全满足了实现复杂的大规模集成电路的条件。比较其他方法的模拟结果,证实这种作者改进后的模拟方法更适合于对CNT CMOS逻辑电路进行仿真。基于查表模型,利用SPICE电路模拟软件的直流特性分析和瞬态特性分析等仿真手段首次研究了互补型碳纳米管场效应晶体管组成的反相器。研究了其功耗和门延迟特性随工作电压和器件阈值电压变化的关系,... 

【文章来源】：北京大学北京市 211工程院校 985工程院校 教育部直属院校

【文章页数】：66 页

【学位级别】：硕士

【部分图文】：

(a)armchair(b)zigzag(c)chiral单壁碳纳米管结构示意图

图 1-2 不同栅电压对应的 Ids-Vds关系[3]1998 年 Dekker 小组[3]将半导体型的单壁碳纳米管束连接两个金属铂电极、掺杂的硅衬底作为栅极制成了第一个室温下的基于单壁碳纳米管（CNT）的场效应管，见图 1-2。2002 年，Avouris 等人[28]先在碳纳米管上沉积一层很薄的二氧化硅作为绝缘再在绝缘层上沉积铝或者钛金属作为门电极设计了顶栅结构的 CNTFET 器见图 1-3。顶栅 CNTFET 相对于背栅 CNTFET 器件可以独立调控，并且有的电学性能，包括更陡峭的亚阈值斜率，高跨导，栅电压接近 1V 等。

0.5×4e2/h，并且对于直径为 1.7nm 的碳纳米管据和分析结果一致证明了沟道中的电子传输方式运的 CNTFET 源和沟道端没有额外的表面电阻低的源漏电压下获得非常高的开态电流，用这样T CMOS 逻辑电路前景已经非常广阔。


本文编号：3311217