基于双逻辑的功耗和面积优化技术

发布时间：2021-09-23 22:04

　　随着集成电路技术的飞速发展以及工艺水平的不断提高，功耗、面积、速度、验证已成为集成电路发展面临的四个主要难题。集成电路设计过程中，逻辑级起着联接RTL级和物理级的重要作用，其EDA工具也相对最为成熟。目前，几乎所有的设计方法都是采用基于AND/OR/NOT运算基的传统布尔逻辑（TB）发展而来的。而事实上，数字电路也可以由基于AND/XOR运算基的Reed-muller（RM）逻辑来实现。无论是TB逻辑还是RM逻辑都是能够实现任意逻辑函数的完备集，并且都有各自逻辑实现的优越性。研究表明，大部分的数字系统采用基于AND/OR/NOT/XOR运算基的双逻辑实现能够得到最大程度的性能优化。本课题正是从这点出发研究基于双逻辑的功耗和面积的优化技术，在对逻辑函数进行逻辑综合之前首先对其进行逻辑探测与划分，将逻辑函数分为适于TB逻辑与RM逻辑实现的两个部分，再针对RM逻辑进行功耗和面积优化的研究。论文主要有以下三个方面的内容：1.首先提出了不相交项生成算法，将逻辑函数的乘积项化为互不相交的形式，再通过对已有的逻辑探测方法进行研究，结合XOR逻辑的特点，提出了适于RM逻辑实现的两条规则。将满足两条规则... 

【文章来源】：宁波大学浙江省

【文章页数】：68 页

【学位级别】：硕士

【部分图文】：

最小项表示法

四变量的卡诺图

电路con1.pla文件Fig.2.6CircuitFilecon1.plaPLA文件共有三个部分组成，其中以点"."开头的上面部分描述了电路的基本

【参考文献】：
期刊论文
[1]混合极性列表技术及其在MPRM电路面积优化中的应用[J]. 李辉,汪鹏君,王振海.  计算机辅助设计与图形学学报. 2011(03)
[2]基于乘积项的双逻辑实现探测算法[J]. 叶锡恩,毛科益,夏银水.  电子学报. 2009(05)
[3]低功耗异或门的设计[J]. 张爱华,夏银水.  浙江大学学报(理学版). 2008(04)
[4]逻辑函数适于双逻辑实现的探测算法[J]. 夏银水,毛科益,叶锡恩.  计算机辅助设计与图形学学报. 2007(12)
[5]一种新的用于探测Pure Reed-Muller逻辑的算法[J]. 叶锡恩,毛科益,夏银水.  浙江大学学报(理学版). 2007(03)
[6]基于表格法的RM展开系数与或-符合展开系数的转换[J]. 姚茂群,方平,陈偕雄.  浙江大学学报(理学版). 2006(04)
[7]基于XOR门的静态逻辑电路功耗优化技术[J]. 干雪,叶锡恩,夏银水.  宁波大学学报(理工版). 2006(02)
[8]基于K图的函数RM展开式在固定极性下的最小化[J]. 刘观生,陈偕雄.  浙江大学学报(理学版). 2003(04)
[9]异或门低功耗优化展开方法[J]. 骆祖莹,李晓维,杨士元.  计算机辅助设计与图形学学报. 2003(01)

博士论文
[1]近代数字理论与方法的研究[D]. 程捷.浙江大学 2001



本文编号：3406502