集成电路测试系统后逻辑支持电路改进与模拟延迟线性能分析

发布时间：2021-12-12 05:41

　　集成电路测试对集成电路的发展具有重要意义,不仅可以确保系统的可靠性,而且可以降低系统成本。集成电路测试系统的研发是集成电路测试产业的重要组成部分,研发和制造高水平的集成电路测试系统具有十分重要的意义。 本文对集成电路测试系统的一些关键问题进行了探讨。在分析集成电路基本结构的基础上,对后逻辑支持电路进行分析,采用延迟线分段补偿时差,提出一种提高后逻辑支持电路工作速度的方案并加以实验验证;对集成电路测试系统定时电路关键部件模拟延迟线的性能进行了理论分析和实验,包括模拟延迟线定时分辨率的分析,电压干扰、温度、非线性等因素对定时精度影响的分析;使用CAD工具PSpice对模拟延迟线性能进行了仿真实验并对内部比较器结构进行了改进。 仿真实验表明,本文提出的后逻辑支持电路改进方案可以提高测试系统速度;模拟延迟线定时分辨率较高,但是定时精度却难以提高,因此延迟线必须走集成化的道路。 

【文章来源】：北京化工大学北京市 211工程院校 教育部直属院校

【文章页数】：67 页

【学位级别】：硕士

【部分图文】：

SOC测试系统

模拟延迟线性能仿真实验采用的仿真工具是PPSiec。它是由PSiec发展而来的用于微机系列的通用电路分析程序[3’]。1988年PSice被定为美国国家工业标。目前使用的PSPice是由美国Micr0Sim公司开发并于1984年l月首次推出。它能进行模拟电路分析、数字电路分析和模拟数字混合电路分析。主要功能下:1直流分析，包括电路的静态工作点分析;直流小信号传递函数值分析;直扫描分析;直流小信号灵敏度分析。2交流小信号分析，包括频率响应分析和噪声分析。3瞬态分析，即时域分析。4蒙特卡罗(MonteCarlo)分析。本章使用PsPiee瞬态分析的功能对影响延迟线性能的各种因素进行仿真实。图4.1是PSPiec电路图编辑模块，4.2是仿真结果显示模块。

名厂-图4.3差分输入比较器图4.3是由NMOs晶体管M，，MZ，pMoS晶体管M3，M4和电流沉MS组的差分输入比较器，其中v。、v。是比较器的输入，v口是比较器的比较输出。.44是比较器输入v，为一V1到+V1周期变化的电压信号，v。为零时，输出v。对入变化的延迟情况的仿真图。

【参考文献】：
期刊论文
[1]流水线技术在高速数字电路设计中的应用[J]. 肖良军,江波.  压电与声光. 2003(05)
[2]集成电路中测概述[J]. 李定学,朱建彰.  中国集成电路. 2003(04)
[3]用于兵器测试的VXI总线虚拟仪器系统的设计[J]. 王建林,周秀珍.  仪器仪表学报. 2001(S1)
[4]数字集成电路测试系统的研制[J]. 楼冬明,陈波.  电子技术应用. 2001(04)
[5]集成测试技术与虚拟式仪器——面向21世纪的仪器系统[J]. 秦树人,张思复,汤宝平,何辉,王旭.  中国机械工程. 1999(01)
[6]超标量与超流水线混合结构微处理器Pentium[J]. 郑飞.  微处理机. 1994(04)



本文编号：3536108