基于复杂可编程逻辑器件及用VHDL语言编程的数字频率计的设计

发布时间：2022-01-25 15:00

　　在电子设计领域，随着计算机技术、大规模集成电路技术、EDA（Electronics Design Automation）技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本课题的数字频率计设计，采用自上向下的设计方法，用AT89C51单片机作为系统的主控部件，实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在MAX+PLUSⅡ平台上，用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真和下载。在AT89C51单片机控制下，当打开闸门信号时，被测信号经过放大、整形后与系统提供的50MHz基准时钟信号同时送入CPLD的两个输入端计数，当闸门信号关闭时，CPLD内的两套32位计数器同时停止计数，单片机将计数器的计数值分为四次读入其内存进行运算处理，并将... 

【文章来源】：内蒙古大学内蒙古自治区 211工程院校

【文章页数】：37 页

【学位级别】：硕士

【部分图文】：

EPM7128SLC84一15的结构框图


本文编号：3608744