基于双逻辑的低功耗乘法器设计

发布时间：2022-10-21 19:28

　　乘法器作为CPU（中央处理器）和DSP（数字信号处理器）中的重要组成部分,其消耗的功耗在整个电路中占有较大的比重,因此对其进行低功耗设计有着重要的意义。乘法器大多由加法器阵列组成,数量多,硬件资源消耗大。由于芯片中指令长短和数据大小都存在差异,如果用18位的乘法器处理8位或者4位的数据时,就会造成能耗和硬件资源的浪费,因此,乘法器的可配置设计引起了研究者们的广泛兴趣。本课题以可配置乘法器为研究对象,以低功耗为研究目标,在传统阵列乘法器的基础上,用RM（Reed-Muller）逻辑的低功耗三输入AND/XOR门搭建新的乘法器单元模块,然后对乘法器进行可配置设计,加入功率门控技术对不同的可配置模块进行电源分块,并提出一种不同可配置模块之间信号传递阻断方法,构造出了一种新的基于双逻辑的可配置低功耗乘法器。本文根据课题的内容可以分为下面几个部分:1、研究与分析了乘法器不同结构的优缺点,比较各类乘法器实现算法的实现难易,及各类乘法器应用的场景介绍,确立了本文使用的乘法器结构:采用Baugh-Wolley算法,使用零类加法器,阵列式乘法器结构,该乘法器结构具有应用广泛、结构简单、易于实现的特点。2... 

【文章页数】：56 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
引言
1 绪论
    1.1 研究背景及意义
    1.2 国内外发展现状
    1.3 论文内容与结构
2 功耗的来源以及功耗的减小技术
    2.1 CMOS电路的功耗来源
        2.1.1 静态功耗
        2.1.2 动态功耗
    2.2 功耗减小技术
    2.3 本章小结
3 乘法器简介
    3.1 乘法器实现原理
    3.2 乘法器结构分类
    3.3 乘法器算法选择
    3.4 本章小结
4 可配置乘法器设计
    4.1 少位数乘法器为基础的可配置方法
    4.2 多位数乘法器为基础的可配置设计
    4.3 可配置乘法器结果分析与比较
    4.4 本章小结
5 基于信号阻断的低功耗可配置乘法器设计
    5.1 乘法器内部信号传递分析
    5.2 功率门控技术
    5.3 信号阻断电路
    5.4 仿真结果与分析
        5.4.1 8×8 可配置低功耗乘法器仿真结果
        5.4.2 18×18 可配置低功耗乘法器仿真结果
    5.5 本章小结
6 双逻辑乘法器设计
    6.1 传统乘法器子模块
    6.2 双逻辑乘法器子模块设计
    6.3 乘法器子模块仿真结果
    6.4 双逻辑乘法器仿真结果分析与比较
    6.5 本章小结
7 总结
参考文献
在学研究成果
致谢



本文编号：3696240