10GSPS任意波形合成模块逻辑设计

发布时间：2024-02-24 16:43

　　任意波形发生器可以为待测系统提供复杂的激励信号。由于任意波形发生器产生的波形具有较高的频率分辨率和频率稳定性,而且可以根据用户的需要,定义一些较为复杂的序列波形,所以在电子测量领域发挥着十分重要的作用。近年来测试领域对激励信号源的要求越来越高,主要包括对频率带宽以及对波形复杂程度的要求都有显著提高,这就要求任意波形发生器需要相应的提高采样率和存储深度等重要指标。任意波形合成模块是任意波形发生器的核心,其中逻辑的设计完成了数据的缓存,读写控制和地址发生器的功能,对整个项目的功能和指标能否实现影响重大。针对上述问题,本文研究10GSPS任意波形合成模块逻辑设计的实现方法,主要内容如下:1、波形合成模块总体方案设计。基于项目10GSPS采样率和4GByte的存储深度的要求,选择合适的DAC和波形存储器DDR3 SDRAM,并配合完成对应的逻辑设计。针对选用DDR3 SDRAM作为波形存储器带来的不均匀数据流的问题,在数据处理模块使用异步FIFO实现数据的缓存和数据率调节。针对波形数据的读写控制问题,在读写控制模块中,通过控制状态机的状态跳转,实现波形数据读写控制。针对复杂序列波中包含的重复波...

【文章页数】：72 页

【学位级别】：硕士

【部分图文】：

图2-3DDR3SDRAM读操作时序图

以准确地定位到所找寻的存储位置。本项目选用的DDR3SDRAM是内部配置为8BankDRAM的高速动态随机存取存储器。DDR3SDRAM使用8n预取架构来实现高速操作。对DDR3SDRAM的读写操作是突发传输的，突发（Burst）是指在同一行相邻的存储单元连续进行数据访问，连续访....

图2-5基于指令架构的任意波形发生器原理框图

电子科技大学硕士学位论文18能再进行简单的介绍。DMA控制模块将接收到的DMA命令解析为波形数据读取控制命令，然后把它发给存储器控制模块。根据控制命令中包含的信息，对存储器的读写过程进行控制，将对应地址中的波形数据读取出来。读出来的数据并不能直接发送给DAC直接进行数模转换，需要....

图2-6FIFO仿真

中full信号有效时，表明FIFO已经满了，不能再往FIFO中写入数据，否则会发生溢出；当FIFO中full信号有效时，表明此时FIFO中的数据已经被读空，不能再继续进行读数据的操作。与空满信号功能相似的还有预空和预满信号，分别是almost_full....

图2-7AD9164功能框图

电子科技大学硕士学位论文208时，只需要对对应的寄存器进行配置，根据数据的映射规则对输入的数据进行格式上的调整即可，应用十分灵活。图2-7AD9164功能框图AD9164内部的寄存器可以通过SPI接口进行配置。当DAC的采样率低于200MSPS，通常选用CMOS(Compleme....

本文编号：3909309