三维功率系统热管理研究

发布时间：2020-10-14 00:07

　　 从第一块集成电路发明至今,集成电路技术的进步基本遵循着摩尔定律。随着特征尺寸的进一步缩小,集成规模的进一步扩大,晶体管的物理尺寸已接近器件技术极限,简单通过缩小特征尺寸提升性能的空间越来越小,摩尔定律面临严峻挑战。又由于材料性质的限制,导致制造成本和风险不断加大。如今,人们对电子产品大容量、多功能、高性能的追求,传统二维集成技术导致的互连线信号延迟、芯片功耗密度不断攀升等一系列问题日益突出,集成电路技术已进入“后摩尔时代”。三维集成技术是后摩尔时代应对集成技术面临挑战的重要技术之一。三维集成是一种系统级架构方法,它采用在垂直方向上堆叠多个器件、芯片或模块,在保证芯片面积不变的前提下提高芯片上的器件数目,使摩尔定律得以延续;而且三维集成还可以构建不同材料、不同结构及不同功能器件的高复杂性系统。其中,穿硅通孔(TSV)技术是三维集成的关键核心技术,芯片层间通过高速且高密度的硅通孔相连,有效缩短了片内互连线长度。三维集成技术在提高芯片集成度的同时缓解互连线延迟,允许更高的运行速度和更低的功率消耗,系统性能显著提高。将三维集成技术应用于功率系统,集成度得以显著提高。三维功率集成与二维功率集成相比,单位面积内的功耗密度显著增大,且三维堆叠层间低热导率介质层的高热阻,导致三维功率集成电路所产生的热量不能及时从芯片内部散发出去,在发热量大和散热难的双重压力下,三维功率集成的热可靠性问题更加严峻。三维功率集成系统的热管理,不仅要有正确描述系统热行为的热模型,还需有将系统工作温度控制在可控范围内的散热技术,才能保证三维功率系统工作的热可靠性。本论文围绕三维功率集成的热管理开展了一系列的研究工作,主要内容如下:1.散热硅通孔的制造工艺及其热应力的分析研究。通过对国内大量半导体厂商的工艺调研,完成了内嵌散热硅通孔(TTSV)的工艺制造,得到了一套盲孔刻蚀法、后通孔工艺散热硅通孔的工艺制造方法和工艺参数。在各种硅通孔的热应力模型基础上,使用COMSOL仿真软件对散热硅通孔进行了建模,用有限元法对模型进行大量验证,并根据TSV热应力引起载流子迁移率变化率为5%的评判标准,得出了深度为200μm,直径从10μm到60μm的TTSV与周围器件的安全距离。2.三维功率系统热传导模型研究。根据三维功率集成系统的结构特点和发热机理,提出了一种较为精密的一维稳态热阻模型和稳态热设计方法,并用COMSOL仿真软件验证了模型和设计方法的可行性。一维稳态热阻模型建立的过程是:首先对功率器件进行了热单元划分,将功率器件划分为多个功率块,散热硅通孔均匀地放置在功率块周围,一个功率块和一个TTSV构成一个微单元;然后假定纵向热传导路径完全被阻断情况下,建立一个微单元的等效热阻模型,最后再对热阻模型进行局部热路、横向热路、TSV绝缘套的修正。3.基于三维集成技术的功率VDMOS器件的设计和制造。提出了一种用于三维MOSFET器件漏极持续电流的评估方法,以功率VDMOS器件为对象在Silvaco仿真平台上进行了仿真验证;以一维稳态热阻模型为指导,将100V、60A的功率VDMOS器件平分制造在两个平面芯片上,并把每个平面芯片上的VDMOS并联元胞分割为多个功率块,在功率块之间的安全区域嵌入大量散热硅通孔实现对三维功率VDMOS器件的热管理,仿真和实验结果表明,器件电学性能良好。4.三维功率集成的工艺制造技术研究。设计了一套制作三维功率MOSFET器件的工艺流程,并在已制作功率MOSFET器件的芯片层上对TSV制作、层间堆叠键合等关键工艺进行了实验验证,并采用红外热像仪对样品进行了TSV热分布实验,结果表明TSV能快速、有效地传递热量,样品中的TTSV布局合理。
【学位单位】：贵州大学
【学位级别】：博士
【学位年份】：2019
【中图分类】：TN386;TN40
【部分图文】：

图 1.1 典型功率集成电路结构框图1.1.2 功率半导体集成技术功率半导体集成的概念从提出至今已有 40 余年，总的来说，功率半导体集成可以分为三个不同的层次和形式[6]：一是单片集成，即将高压、大电流功率器件和控制、保护、驱动等电路采用集成电路工艺制造在同一块芯片上，体现了 SoC 的概念。这种方式集成度高，适合于大批量生产，而且体积小、重量轻、成本低，目前主要在小功率范围内应用，将成为PIC 的发展方向；二是混合集成，采用封装技术将功率器件及驱动、保护和控制电路的多个硅片封在同一模块中，形成具有部分或完整功能的相对独立单元，这种集成方法集成度高，较能解决电路间的诸多兼容问题，但目前在电磁兼容、分布参数、传热等方面存在较高难度的技术问题，且成本高、可靠性差，是目前功率集成的主流技术；三是系统集成，将已有的实体经过有机的组合及拼装形成一个完整的系统，是功能的集成，不能体现集成的优势；国际功率电子学界谈论的集成主要是指前两种。对于单片功率集成电路而言，提高功率密度和降低损耗是始终如一的发展方向，实现单片智能功率集成系统的关键是智能功率集成技术，基于高低压兼容、高低压互连、高低压隔离工艺的智能功率集成技术拓宽了功率器件的安全工作区域、提高了它的稳定性。目前，硅材料平台仍是主流的功率器件工艺平台，再开发一些专用工艺技术，包括深槽工艺结构、超薄圆片结构、背面扩散技术及多层连接技术等，可将硅工艺平台持续优化提升，预估能持续到 2030 年左右[13]。目前，单片智能功率集成电路主要以 BCD（Bipolar-CMOS-DMOS）工艺为支撑。BCD 工艺是先进的单片集成工艺技术，它将高精度的双极型（Bipolar）模拟电路、高集成度的 CMOS 逻辑电路和大功率的 DMOS 器件集成到一个单芯片内，结合了双极型电路

士学位论文 三维功率系统热管上涌现了大量的产品[18-29]。隔离技术是各隔离岛的横向之间以及各隔离岛和衬底之间均由绝缘材料（晶硅等）实现隔离，对于介质隔离结构的功率集成电路而言，集成度更高零、同时还消除了闩锁效应[30,31]，器件的开关速度更高，但该结构须在 Stor，绝缘层上硅）晶圆片上才能实现，成本较高，工艺复杂，且 SOI 基功限制、背栅效应等问题，限制了 SOI基功率集成技术往高功率容量和高功基于介质隔离技术的 BCD工艺如图 1.4所示。

图 1.6 主要 Fab 关于 BCD 工艺的发展趋势图从20世纪90年代以后，由于功率半导体集成技术在新工艺、新材料等方面的快速发展艺方面，不断更新的 BCD工艺以及 SoC 设计方法的发展使得 SPIC 朝着大功率、低损耗能齐全的片上功率系统方向发展。材料方面，SOI技术的出现，为功率集成电路提供了优越的途径[33,34]，进一步推动着 SPIC 向高速、高集成度、低损耗和高可靠性方向发展 SOI的成本远远高于硅基材料，高成本是未来必须解决的问题，且高压、大电流功率器作时热量大，而 SOI 材料的散热性能较差；另外将碳化硅（SiC）和氮化镓（GaN）等带材料应用到功率电路的集成技术是一项战略性的高新技术，一直是国内外众多半导体和研究机构的关注热点[35-37]，近几年来，随着 SiC 单晶生长技术和 GaN 异质结外延技不断成熟，也出现了许多宽禁带功率半导体器件[38,39]，但原材料的缺陷密度还需进一步。在功率半导体集成技术中，除了 BCD工艺外，还有其它一些工艺可以实现大、小功集成或高、低压器件的集成。如低压 CMOS 工艺，这种集成技术常用于对耐压要求低
【参考文献】

相关期刊论文 前10条

1 马奎;杨发顺;林洁馨;傅兴华;;一种DMOS漏极背面引出的BCD工艺[J];微电子学与计算机;2013年10期

2 肖卫平;朱慧珑;;应用于三维集成的晶圆级键合技术[J];微电子学;2012年06期

3 孙伟锋;张波;肖胜安;苏巍;成建兵;;功率半导体器件与功率集成技术的发展现状及展望[J];中国科学:信息科学;2012年12期

4 刘汝刚;刘佳;王树振;;BCD智能功率集成技术简述[J];微处理机;2012年01期

5 朱樟明;左平;杨银堂;;考虑硅通孔的三维集成电路热传输解析模型[J];物理学报;2011年11期

6 王赋攀,杨鹏;MOSFET功率开关器件的散热计算[J];通信电源技术;2005年01期

7 田波;亢宝位;;超结MOSFET的最新发展动向[J];电力电子;2004年04期

8 钱照明,陈辉明,吕征宇,赵荣祥,徐德鸿,吴晓波,贺益康,汪槱生;电力电子系统集成理论及若干关键技术[J];科学技术与工程;2004年07期

9 张波,李肇基,方健,罗萍,毛伟,罗小蓉,李泽宏,牛全民,杨舰,乔明,陈林;功率系统级芯片概念[J];微电子学;2004年02期

10 陈南翔;SIMOX:氧离子注入隔离技术[J];微细加工技术;1991年03期

本文编号：2839888