组合逻辑电路和多态逻辑电路设计算法研究
发布时间：2022-07-12 13:57
进化型硬件（Evolvable Hardware, EHW）是能够根据外部环境变化而自动的调整自身结构,从而适应新环境的一种硬件。一方面,EHW具有自组织、自适应、自修复和容错等特点,它的这种自适应能力使得系统在极端和未知环境条件下（如深空、深海探索）具有更高的可靠性和更强的生存能力。另一方面,EHW为电路设计提供了新的方法。使用EHW技术,可以找到传统电路设计方法难以探索到的硬件结构,从而使设计出的电路具耗用资源少、功耗低、容错等特性。EHW技术已可成功设计规模较小的电路。但是,现在的EHW技术面临可扩展性问题,难以生成较大规模的电路。目前,EHW的目标电路主要是传统的数字逻辑电路、时序逻辑电路或者模拟电路。但是,随着多态电子学的出现,多态电路为EHW的发展提供了新的思路。多态电子学是近年来新兴的一个电子学研究领域,和传统的电子学不同,多态器件是具有内在多功能特性的电子学器件。一个多态器件,在不同的环境中将表现出不同的功能。利用多态电路的内在多功能性和对环境信号的敏感特性,将其与EHW技术相结合,可以构建新型的自适应电路和系统。本文旨在研究基于EHW技术的组合逻辑电路设计方法,多态逻...
【文章页数】：122 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
目录
插图目录
表格目录
第1章 绪论
1.1 课题背景与研究意义
1.1.1 进化型硬件的基本概念和特点
1.1.2 进化型硬件的原理和研究现状
1.1.3 多态电路与自适应系统
1.2 相关研究工作
1.2.1 电路进化设计技术
1.2.2 多态逻辑门和完备多态门集
1.2.3 多态逻辑电路设计技术
1.3 本文的主要研究内容和创新之处
1.4 本文内容的组织安排
1.5 本章小结
第2章 基于逐步降维方法的数字逻辑电路进化设计算法
2.1 引言
2.2 基于逐步降维的数字逻辑电路进化设计方法
2.2.1 CGP模型简介
2.2.2 SDR的基本原理
2.2.3 染色体表示方式
2.2.4 适应度评估方法
2.2.5 算法描述
2.3 实验验证和讨论
2.3.1 实验配置
2.3.2 算法性能的评价标准
2.3.3 奇偶校验器的实验结果
2.3.4 乘法器和MCNC库中一些电路的实验结果
2.3.5 讨论
2.4 扩展的逐步降维方法
2.4.1 基本原理
2.4.2 示例
2.4.3 算法描述
2.4.4 实验结果及讨论
2.5 本章小结
第3章 基于二叉分解的多态逻辑电路设计方法
3.1 相关工作介绍
3.1.1 多态门和多态逻辑电路进化设计方法简介
3.1.2 BDD和多路选择器方法用于设计多态电路
3.2 二叉分解方法介绍
3.3 基于二叉分解的多态逻辑电路设计方法
3.3.1 多态二叉分解和多态逻辑电路设计方法
3.3.2 基于二叉分解和门替换原则的多态逻辑电路设计方法
3.4 实验结果
3.5 讨论
3.6 本章小结
第4章 多态逻辑门集的完备性研究
4.1 引言
4.2 完备多态门集的定义
4.3 Logic-1和Logic-0对多态门集完备性的影响
4.3.1 回顾文献[97]中完备多态门集的例子
4.3.2 Logic-1和Logic-0的影响
4.3.3 两种类型的完备多态门集
4.4 本章符号定义
4.5 两态门集的完备性理论和判定算法
4.5.1 基于多态选择器的完备两态逻辑门集定义
4.5.2 两态逻辑门集完备的充分和必要条件
4.5.3 判定两态逻辑门集完备性的Forwarding算法
4.5.4 判定两态逻辑门集完备性的Backtracking算法
4.6 多态逻辑门集的完备性理论和判定算法
4.6.1 多态逻辑门集完备性理论
4.6.2 用于判定多态逻辑门集完备性的算法
4.6.3 算法复杂度分析
4.7 讨论
4.8 本章小结
第5章 判断多态逻辑门集完备性的直观算法
5.1 引言
5.2 判断两态逻辑门集完备性的直观方法
5.2.1 方法介绍
5.2.2 示例
5.3 直观方法正确性的证明
5.4 判断多态逻辑门集完备性的直观方法
5.4.1 多态逻辑门集完备性判定方法
5.4.2 示例
5.4.3 多态门集完备性判定方法的正确性证明
5.5 讨论
5.6 本章小结
第6章 总结与展望
参考文献
附录
致谢
在读期间发表的论文和参加的科研项目
作者简历
本文编号：3659250
【文章页数】：122 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
目录
插图目录
表格目录
第1章 绪论
1.1 课题背景与研究意义
1.1.1 进化型硬件的基本概念和特点
1.1.2 进化型硬件的原理和研究现状
1.1.3 多态电路与自适应系统
1.2 相关研究工作
1.2.1 电路进化设计技术
1.2.2 多态逻辑门和完备多态门集
1.2.3 多态逻辑电路设计技术
1.3 本文的主要研究内容和创新之处
1.4 本文内容的组织安排
1.5 本章小结
第2章 基于逐步降维方法的数字逻辑电路进化设计算法
2.1 引言
2.2 基于逐步降维的数字逻辑电路进化设计方法
2.2.1 CGP模型简介
2.2.2 SDR的基本原理
2.2.3 染色体表示方式
2.2.4 适应度评估方法
2.2.5 算法描述
2.3 实验验证和讨论
2.3.1 实验配置
2.3.2 算法性能的评价标准
2.3.3 奇偶校验器的实验结果
2.3.4 乘法器和MCNC库中一些电路的实验结果
2.3.5 讨论
2.4 扩展的逐步降维方法
2.4.1 基本原理
2.4.2 示例
2.4.3 算法描述
2.4.4 实验结果及讨论
2.5 本章小结
第3章 基于二叉分解的多态逻辑电路设计方法
3.1 相关工作介绍
3.1.1 多态门和多态逻辑电路进化设计方法简介
3.1.2 BDD和多路选择器方法用于设计多态电路
3.2 二叉分解方法介绍
3.3 基于二叉分解的多态逻辑电路设计方法
3.3.1 多态二叉分解和多态逻辑电路设计方法
3.3.2 基于二叉分解和门替换原则的多态逻辑电路设计方法
3.4 实验结果
3.5 讨论
3.6 本章小结
第4章 多态逻辑门集的完备性研究
4.1 引言
4.2 完备多态门集的定义
4.3 Logic-1和Logic-0对多态门集完备性的影响
4.3.1 回顾文献[97]中完备多态门集的例子
4.3.2 Logic-1和Logic-0的影响
4.3.3 两种类型的完备多态门集
4.4 本章符号定义
4.5 两态门集的完备性理论和判定算法
4.5.1 基于多态选择器的完备两态逻辑门集定义
4.5.2 两态逻辑门集完备的充分和必要条件
4.5.3 判定两态逻辑门集完备性的Forwarding算法
4.5.4 判定两态逻辑门集完备性的Backtracking算法
4.6 多态逻辑门集的完备性理论和判定算法
4.6.1 多态逻辑门集完备性理论
4.6.2 用于判定多态逻辑门集完备性的算法
4.6.3 算法复杂度分析
4.7 讨论
4.8 本章小结
第5章 判断多态逻辑门集完备性的直观算法
5.1 引言
5.2 判断两态逻辑门集完备性的直观方法
5.2.1 方法介绍
5.2.2 示例
5.3 直观方法正确性的证明
5.4 判断多态逻辑门集完备性的直观方法
5.4.1 多态逻辑门集完备性判定方法
5.4.2 示例
5.4.3 多态门集完备性判定方法的正确性证明
5.5 讨论
5.6 本章小结
第6章 总结与展望
参考文献
附录
致谢
在读期间发表的论文和参加的科研项目
作者简历
本文编号：3659250
本文链接：https://www.wllwen.com/shekelunwen/ljx/3659250.html
