TMS320C6202与VME总线的硬件逻辑连接研究

发布时间：2022-10-08 15:09

　　本论文是TMS320C6202芯片与VME总线通过VIC068A／VAC068A接口芯片的硬件逻辑连接研究，主要实现单周期主从传输和块传输。采用先整体设计框架后局部实现的方法。 整个结构分上下两个接口：下接口是接口芯片与VME总线的连接，由于接口芯片的局限性，需要采用外围辅助器件；上接口是处理器与接口芯片的连接，由于两者控制信号的差异，采用可编程逻辑器件转换。其中还涉及到：复位信号的产生及仲裁；存储器主从传输的地址映射译码；以及电平转换、中断等。 通过研究发现三者的硬件连接是可行的，实现了下接口的连接，单周期传输和块传输，存储器的地址映射译码。复位信号与上接口主从传输控制信号的FPGA控制模块，已通过软件进行了设计编译与仿真，并得出引脚图和信号仿真波形图。 

【文章页数】：70 页

【学位级别】：硕士

【文章目录】：
第一章 绪论
第二章 基础知识介绍
    2.1 VME总线协议
        2.1.1 VME总线的组成
        2.1.2 VME总线的传送周期类型
        2.1.3 VME总线的电气与机械规范
    2.2 接口芯片VIC068A／VAC068A和处理器芯片TMS320C6202
        2.2.1 接口控制芯片VIC068A／VAC068A
        2.2.2 数字信号处理器芯片TMS320C6202
第三章 外围地址数据线的扩展和芯片的复位与初始化
    3.1 实现32位数据与地址的传输
    3.2 芯片的复位类型与复位电路的实现
        3.2.1 全局复位（global reset）
        3.2.2 内部复位（internal reset）与系统复位（system reset）
        3.2.3 复位电路
    3.3 芯片的初始化过程
        3.3.1 复位终止
        3.3.2 初始化的过程
第四章 存储器的映射译码与单周期数据主从传输
    4.1 配置本地存储器映射
        4.1.1 SRAM空间的分配
        4.1.2 EPROM空间的分配
        4.1.3 对VME总线的访问及其主控传输上接口的硬件实现
    4.2 配置VME总线的地址映射
        4.2.1 SLSEL0*访问
        4.2.2 SESEL1*访问
        4.2.3 VMEA24主操作周期
        4.2.4 本地存储器的访问及其从传输上接口的硬件实现
    4.3 数据单周期主从传输下接口的实现
        4.3.1 VME总线主操作
        4.3.2 VME总线的从操作
第五章 VIC068A／VAC068A中断控制的实现
    5.1 VME总线中断器
        5.1.1 VME总线中断的处理过程
        5.1.2 本地中断的处理过程
        5.1.3 中断优先级顺序
        5.1.4 中断控制寄存器
    5.2 对多种中断的支持
        5.2.1 中断状态寄存器
        5.2.2 PIO中断
第六章 寄存器访问与系统裁决功能的实现
    6.1 寄存器的访问
    6.2 VIC068A／VAC068A系统控制操作的设计实现
        6.2.1 VME总线仲裁
        6.2.2 VME总线仲裁超时定时器
        6.2.3 VME总线传输超时定时器
        6.2.4 BGi*菊花链驱动器与IACK*菊花链驱动器
第七章 数据块传输的实现
    7.1 VIC068A主控块传输
        7.1.1 块传输配置
        7.1.2 在主控块传输过程中的缓冲控制信号
    7.2 VME总线发生主控块传输的过程
    7.3 VIC068A从块传输
        7.3.1 在从块传送中的缓冲控制信号
结束语
致谢
在学期间发表的论文
参考文献



本文编号：3687936